Quelltext der Seite Carry-Ripple-Addierer

[[Datei:Ripple-carry-adder.svg|thumb|hochkant=1.5|Aufbau eines 4-Bit-Carry-Ripple-Addierers]]
Der '''Carry-Ripple-Addierer''' (von engl. carry – ''Übertrag'', ripple – ''rieseln''), auch ''Ripple-Carry-Addierer''  oder ''ripple-through carry'', ist ein [[Addiernetz]], dient also der [[Addition]] mehrstelliger [[Binärzahl]]en.<ref name="Hoffmann2023">{{Literatur |Autor=[[Dirk Hoffmann]] |Titel=Grundlagen der Technischen Informatik |Auflage=7 |Verlag=Carl Hanser Fachbuchverlag |Ort=München |Datum=2023 |ISBN=3-446-47779-9 |Kapitel=Kapitel&nbsp;7.5.2: Carry-Ripple-Addierer |Seiten=220 f |Online={{Google Buch |BuchID=on_JEAAAQBAJ |Seite=220}}}}</ref>

Ein n-Bit-Carry-Ripple-Addierer kann zwei n-stellige Binärzahlen addieren, das Ergebnis hat n+1 Stellen. Das [[Schaltnetz]] hat damit 2n+1 (bzw. 2n ohne ''Carry in'') Eingänge und n+1 Ausgänge.

Er setzt sich aus n [[Volladdierer]]n (bzw. aus n−1 Volladdierern und 1 [[Halbaddierer]] ohne ''Carry in'') zusammen. Der Übertrags-Ausgang der Addierer wird jeweils an einen Eingang des nächsten Volladdierers angeschlossen.<ref name="Hoffmann2023" /> Der Übertrags-Ausgang des letzten Volladdierers bildet den (n+1)-ten Ausgang des Schaltnetzes.

Die Addition entspricht der EXOR - Verknüpfung: r = a xor b xor c, wobei a und b die i-ten Stellen der ersten und zweiten Summanden und c der Übertrag (engl. carry) ist.<ref name="Walz2016">{{Literatur |Hrsg=Guido Walz |Titel=Lexikon der Mathematik |Band=1 |Auflage=2 |Verlag=Springer |Ort=Berlin / Heidelberg |Datum=2016 |ISBN=978-3-662-53497-7 |Kapitel=Carry-Ripple-Addierer |Seiten=287 |Online={{Google Buch |BuchID=HCegDQAAQBAJ |Seite=287}}}}</ref>

Da Volladdierer nicht unendlich schnell arbeiten, kann es zu Verzögerungen bei der Berechnung des Endergebnisses kommen, da der Volladdierer das korrekte Ergebnis erst dann ausgeben kann, wenn der vorhergehende Volladdierer das Übertragsbit geliefert hat.<ref name="Hoffmann2023" /> Im schlechtesten Fall führt die Addition a<sub>0</sub>&nbsp;+&nbsp;b<sub>0</sub> zu einem Übertrag, und für alle i&nbsp;>&nbsp;0 gilt: a<sub>i</sub>&nbsp;+&nbsp;b<sub>i</sub>&nbsp;≥&nbsp;1. Dann muss das Übertragsbit durch das gesamte Addiernetz wandern, bevor das richtige Ergebnis ausgegeben wird (''Übertragspropagation'').

Um diese langen [[Laufzeit (Informatik)|Laufzeiten]] zu vermeiden, wurden beschleunigte Addiernetze entwickelt, etwa [[Carry-Skip]], [[Carry-Look-Ahead]] ((Super)Ripple CLA und (Super)Block CLA), [[Conditional-Sum-Addition]] und [[Carry-Select-Addierer]].

== Einzelnachweise ==
<references />

[[Kategorie:Digitale Schaltungstechnik]]
[[Kategorie:Computerarithmetik]]