Quelltext der Seite Erlangen Classification System

Das '''Erlangen Classification System''' (ECS) wurde 1975 von [[Wolfgang Händler]] entwickelt und dient zur Beschreibung von [[Rechnerarchitektur|Computer-Architekturen]] hinsichtlich ihrer [[Nebenläufigkeit|Parallelität]] und ihres [[Pipelining]]s. Motivation war unter anderem die Einordnung der verschiedenen parallelen Rechnerarchitekturen, qualitative Leistungsvergleiche und ein möglicher Bezug zu Anwendungen<ref name="FAU">{{Internetquelle |autor=[[Arndt Bode|Prof. Dr. Arndt Bode]] |url=https://www.fau.tv/clip/id/2866 |titel= Rechnerarchitektur und Klassifikation: Das Erlangen Classification System ECS |titelerg= |werk= |hrsg=Friedrich-Alexander-Universität Erlangen-Nürnberg |datum=2013-04-11 |seiten= |abruf=2023-02-28 |format=MPEG Video |sprache= }}</ref> Hierzu werden [[Tupel|Tripel]] verwendet (Angaben in eckigen Klammern sind nicht zwingend erforderlich):

 t<sub>Rechnertyp</sub> = (k [* k'], d [* d'], w [* w'])

Hierbei bedeutet
*'''k''' die Anzahl der nebenläufigen [[Steuerwerk]]e (Leitwerke)
**'''k’''' die Anzahl der spezialisierten Steuerwerke für Programm- bzw. [[Pipeline (Prozessor)|Prozessorpipelining]]
*'''d''' die Anzahl der nebenläufigen [[Rechenwerk]]e (je Steuerwerk)
**'''d’''' die Anzahl der Pipelining-Rechenwerke (je Steuerwerk)
*'''w''' die [[Wortbreite|Anzahl der parallelen Bitstellen]] im Rechenwerk&nbsp;(ALU)
**'''w’''' die Anzahl der elementaren Teilwerke

Des Weiteren gibt es folgende Verbindungsoperatoren:
* '''+''':&nbsp;inhomogene Zusatzeinheiten
* '''v''':&nbsp;Betriebsmodi
* '''x''':&nbsp;Makropipelining.

== Klassifikation von Rechnerstrukturen ==
* Serienrechner t = (1,1,1)
* [[Parallelrechner]]
** Rechner mit Nebenläufigkeit
*** Multiprozessor (k>1)
*** Feldrechner (d>1)
*** Parallelwortrechner (w>1)
** Pipelinerechner
*** Rechner mit Makropipelining (k’>1)
*** Rechner mit Befehlspipelining (d’>1)
*** Rechner mit Phasenpipelining (w’>1)

In Verbindung mit aktuellen Rechnerarchitekturen weist das ECS mehrere Schwächen auf, beispielsweise wenn inhomogene Wortlängen und Pipeliningtechniken oder Multithreading zum Einsatz kommen. Außerdem fokussiert sich das ECS auf die verarbeitenden Strukturen und lässt speichernde Strukturen unberücksichtigt.<ref name="FAU" />

== Beispiele ==
* 16-bit-[[Mikroprozessor]] [[Intel 8086]] mit Prefetch-Queue
::t<sub>8086</sub> = (1*1, 1*1, 16*2)

* [[Mehrkernprozessor|Sechskernprozessor]] [[Intel-Nehalem-Mikroarchitektur#Gulftown|Intel Core i7 970 (Westmere-Gulftown)]] mit [[Streaming SIMD Extensions 4|SSE]]-Befehlserweiterung und 128-bit Verarbeitung:
::t<sub>Core i7 970</sub> = (1*1, 1*6, 128*16)

* Ein i860 32-Bit-Rechner mit einem [[Gleitkomma]]-[[Koprozessor]] und dreistufiger Pipeline:
::t<sub>i860</sub> = (1*1, 1*1, 32*3) + (0*0, 1*1, 64*3)

* Ein ''Distributed Array Processor'' (verteilter Feldrechner) mit drei Betriebsarten:
::t<sub>DAP</sub> = (1, 64, 64) v (1, 128, 32) v (1, 4096, 1)

* Ein 60-Bit-Zentralprozessor mit neunfacher [[Superskalarität]] und 15 vorgeschalteten 12-Bit-Vorverarbeitungseinheiten:
::t<sub>CDC7600</sub> = (15, 1, 12) x (1, 1*9, 60)

== Einzelnachweise ==
<references />

[[Kategorie:Klassifikationen]]
[[Kategorie:Rechnerarchitektur]]