https://wiki-de.moshellshocker.dns64.de/index.php?action=history&feed=atom&title=BefehlszyklusBefehlszyklus - Versionsgeschichte2026-06-08T11:53:50ZVersionsgeschichte dieser Seite in Wikipedia (Deutsch) – Lokale KopieMediaWiki 1.43.8https://wiki-de.moshellshocker.dns64.de/index.php?title=Befehlszyklus&diff=385107&oldid=previmported>Skranon am 27. September 2025 um 13:00 Uhr2025-09-27T13:00:25Z<p></p>
<p><b>Neue Seite</b></p><div>{{Redundanztext<br />
|3=Befehlszyklus<br />
|4=Von-Neumann-Zyklus<br />
|2=April 2025|1=[[Spezial:Beiträge/141.76.8.148|141.76.8.148]] 15:44, 9. Apr. 2025 (CEST)}}<br />
<br />
Der '''Befehlszyklus''' ({{enS|instruction cycle}}), auch als '''''Fetch-Execute-Cycle''''' bekannt, beschreibt den Ablauf der Verarbeitung eines [[Maschinensprache|Maschinenbefehls]] innerhalb eines synchronen [[Mikroprozessor]]s.<br />
<br />
== Schema der Befehlsverarbeitung ==<br />
[[Datei:Diagrama processador.png|mini|hochkant=2.0|Schematischer Aufbau einer einfachen CPU (englisch). Die Integer-Einheit ist für den Programmablauf verantwortlich.]]<br />
<br />
Die Verarbeitung eines Maschinenbefehls erfolgt nach einem festen mehrstufigen Schema, das sich aus mehreren Maschinenzyklen zusammensetzt, welche üblicherweise mit dem CPU-Takt gleichlaufen. Je nach Prozessortyp und verwendetem [[Befehlssatzarchitektur|Maschinenbefehlssatz]] findet man unterschiedliche Ausprägungen des im Folgenden vorgestellten Schemas.<br />
<br />
=== 1. Befehl laden ===<br />
Zunächst muss der Befehl aus dem Hauptspeicher in den Prozessor geladen werden (englisch ''{{lang|en|fetch instruction}}''). Dazu benutzt der Prozessor den aktuellen Wert des [[Befehlszähler|Programmzählers]], um die Stelle des Befehls im Hauptspeicher zu bestimmen. Der betreffende Befehl wird über den [[Bus (Datenverarbeitung)#Datenbus|Datenbus]] in das [[Speicherdatenregister]] des Prozessors geladen und gelangt von dort aus in das [[Instruction Register]] (CIR).<br />
<br />
=== 2. Befehl dekodieren ===<br />
In dieser Stufe (englisch ''{{lang|en|decode instruction}}'') werden der Befehlscode und die Operanden ermittelt. Außerdem wird ermittelt, wie die Operanden [[Adressierung (Rechnerarchitektur)|adressiert]] werden müssen.<br />
<br />
'''Befehlsoperanden laden'''<br />
<br />
Nach dem Dekodieren des Befehls werden die Operanden in den Prozessor geladen (englisch ''{{lang|en|fetch operands}}''). Die dafür erforderlichen internen Schritte sind abhängig von der jeweils verwendeten Adressierung.<br />
<br />
=== 3. Befehl ausführen ===<br />
Nach dem Laden der benötigten Hauptspeicherinhalte in den Prozessor wird der Befehl gemäß dem Befehlscode ausgeführt (englisch ''{{lang|en|execute}}''). Beispielsweise werden logische Befehle mit Hilfe des [[Rechenwerk]]s verarbeitet.<br />
<br />
=== 4. Ergebnis speichern ===<br />
Das Ergebnis der Befehlsausführung wird im Hauptspeicher abgelegt (englisch ''{{lang|en|store results}}''). Handelte es sich beim letzten Befehl um einen Sprungbefehl, wird der Programmzähler entsprechend gesetzt. Anderenfalls erhält der Programmzähler die Adresse des nächsten Befehls.<br />
<br />
== Zusammenhang zwischen Befehlszyklus und Taktzyklus ==<br />
Ein Maschinenprogramm besteht aus einer Menge von Maschinenbefehlen. Bei der Ausführung werden diese Befehle nacheinander in jeweils einem Befehlszyklus vom Prozessor abgearbeitet. Je nach Komplexität des Maschinenbefehlssatzes benötigt jeder Schritt des Befehlszyklus mehrere [[Taktsignal|Taktzyklen]]. Um die Anzahl der abgearbeiteten Maschinenbefehle je Zeitspanne zu erhöhen, können beispielsweise Taktfrequenzen erhöht oder eine [[Pipeline (Prozessor)|Pipeline]] in den Prozessor integriert werden. Mit dem Pipelining kann die Bearbeitung aufeinander folgender Maschinenbefehle bis zu einem gewissen Grad parallelisiert werden (siehe auch [[Superskalarität]]).<br />
<br />
== Beispiel ==<br />
[[Datei:AbarbeitMaschinenBefehl8085.svg|mini|300px|Aufbau eines Befehlszyklus beim [[Intel 8085]]]]<br />
<br />
Das Schema rechts zeigt den Befehlszyklus eines typischen Mikrocontrollers.<br />
# Lesen des neuen Befehls aus dem Speicher in das Befehlsregister (engl.: Instruction Register ''IR'') gemäß der aktuellen Adresse des [[Befehlszähler]]s (engl.: Program Counter ''PC'')<br />
# Dekodierung des [[Maschinensprache|Befehls]]<br />
# Erhöhung des Inhalts vom PC um +1 (bzw. um die Größe des gerade geladenen Befehls, die besonders bei [[Complex Instruction Set Computer|CISC]]-Architekturen variabel ist)<br />
# Zugriff zu den Operanden, unter Umständen über einen erneuten Speicherlesevorgang und eine zugehörige Adressrechnung (bei indirekter Adressierung)<br />
# Operationsdurchführung (z.&nbsp;B. Addition)<br />
# Ergebnisabspeicherung<br />
<br />
== Literatur ==<br />
* Randy H. Katz: ''Contemporary Logic Design.'' Benjamin/Cummings, Redwood City CA u. a. 1994, ISBN 0-8053-2703-7.<br />
* Wolfgang Böge, Wilfried Plaßmann (Hrsg.): ''Vieweg-Handbuch Elektrotechnik. Grundlagen und Anwendungen für Elektrotechniker.'' 3., verbesserte und ergänzte Auflage. Vieweg, Wiesbaden 2004, ISBN 3-528-24944-7, S. 595.<br />
<br />
[[Kategorie:Mikroprozessortechnik]]</div>imported>Skranon